使用Logisim按要求设计并验证如下电路。【1】设计一个4位二进制加1计数器____,要求具有清零、置数、计数等功能。(可以使用实验四已经完成的电路作为模块。)【2】利用【1】中设计的模16计数器作为模块,设计模32的十进制计数器,并进行验证。(提示:计数采用十进制,从0计数到31,回0。)提交内容:____设计思路____;____设计的电路____;____验证过程____。

对时钟频率的要求：必须保证前一个脉冲引起的电路响应（ ）后，后一个脉冲才能到来。

研究同步时序逻辑电路时，通常不把同步时钟信号作为（ 1 ）信号处理，而是将它当成一种（ 2 ）的时间基准。

时序逻辑电路的输入信号可以是脉冲信号也可以是（ 1 ）信号。根据输入信号形式的不同，时序逻辑电路通常又被分为脉冲型和（ 2 ）型两种类型。

原始状态图和原始状态表是对设计要求的最原始的（ 1 ）。建立正确的原始状态图和状态表是（ 2 ）的一步。由于状态图比状态表更形象、灵活，一般先画状态图后作状态表；其次，由于在开始时往往不知道描述一个给定的逻辑问题需要多少状态，因此，一般用（ 3 ）表示状态。

状态化简指采用某种化简技术从原始状态表中消去多余状态，得到一个描述给定的逻辑功能的包含状态数目达到最少的状态表，通常称为( 1 )。

就常用集成电路计数器产品的定义，计数器：是一种对输入脉冲进行计数的时序逻辑电路，计数的脉冲信号称作“（）”。

计数器中的“数”是用触发器的状态组合来表示的。计数器在运行时，所经历的状态是（ 1 ）的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的“（ 2 ）”。

（ 1 ）数字系统中用来存放数据或运算结果的一种常用逻辑部件。

下列触发器中，（ ）可作为同步时序逻辑电路的存储元件。

A. 基本R、S触发器
B. D触发器
C. J-K触发器
D. T触发器