题目内容

一个项目的输入输出端口是定义在______。

A. 实体中
B. 结构体中
C. 任何位置
D. 进程中

查看答案

搜索结果不匹配？点我反馈

更多问题

QuartusII 中编译Verilog HDL源程序时要求______。

A. 文件名和实体可以不同名
B. 文件名和实体名无关
C. 文件名和实体名要相同
D. 不确定

当前最流行的并成为IEEE标准的硬件描述语言______。

A. 汇编语言
B. C语言
C. 机器语言
D. VHDL语言和Verilog HDL语言

assign s1=~(A&B); 阅读程序,并解释该段代码的含义______。

A. 信号A与B先按位与运算,后求非
B. 信号m与L先按位或运算,后求非
C. 端口类型,m、L、e为输出信号名
D. sl为中间信号

wire sl; 阅读程序,并解释该段代码的含义______。

A. 信号A与B先按位与运算,后求非
B. 信号m与L先按位或运算,后求非
C. 端口类型,m、L、e为输出信号名
D. sl为中间信号