题目内容

VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,实体体描述的是( )

A. 器件外部特性;
B. 器件的内部功能;
C. 器件的综合约束;
D. 器件外部特性与内部功能。

查看答案

搜索结果不匹配？点我反馈

更多问题

完整的条件语句将产生____电路。

不完整的条件语句将产生____电路。

在VHDL中,可综合的端口模式有4种,分别是:IN、、和。

仿真有两种形式:即:和。