以下是一个二维数组求和函数:1 int sum-array-rows ( int V [M] [N] )2 {3 int i, j, sum=0;4 for ( i=0; i< M; i++)5 for (j=0; j < N; j++)6 sum + =V[i] [j];7 return sum;8 }假设M=2、N=3,则数组V的访问顺序是( ),其访问局部性达到最好。
A. V00、V01、V02、V10、V11、V12
B. V00、V10、V01、V11、V02、V12
C. V00、V11、V01、V10、V02、V12
D. V00、V01、V11、V10、V02、V12
查看答案
假定主存地址位数为32位,按字节编址,主存和Cache之间采用直接映射方式,每个主存块的大小为1个字,每字32位,则能存放32K字的Cache的容量总共应该有多少位?()
A. 1504K
B. 1536K
C. 1568K
D. 1600K
假定有一个计算机系统,其Cache共有64个槽,采用4路组相联映射方式,每个主存块大小为32字节,主存按字节编址。问该系统中主存第3000号单元所在的主存块该放到Cache的哪个组中?()
A. 13
B. 26
C. 29
D. 58
假定某计算机的cache共16行,开始为空,块大小为1个字,采用直接映射方式。CPU执行某程序时,依次访问以下地址序列:2,3,11,16,21,13,64,48,19,11,3,22,4,27,6和11。要求:(1)说明每次访问是命中还是缺失,试计算访问上述地址序列的命中率。(2)若cache数据区容量不变,而块大小改为4个字,则上述地址序列的命中情况又如何?
某计算机中已配有0000H~7FFFH的ROM区域,现在再用8K×4位的RAM芯片形成32K×8位的存储区域,CPU地址总线为A0-A15,数据总线为D0-D7,控制信号为R/W#(读/写)、MREQ#(访存)。要求说明地址译码方案,并画出ROM芯片、RAM芯片与CPU之间的连接图。假定上述其他条件不变,只是CPU地址线改为24根,地址范围000000H~007FFFH为ROM区,剩下的所有地址空间都用8K×4位的RAM芯片配置,则需要多少个这样的RAM芯片?