在VHDL的IEEE标准库中,预定义的标准逻辑位STD_LOGIC的数据类型中是用表示的。
A.小写字母和数字
B.大写字母数字
C. 大或小写字母和数字
D.全部是数字
VHDL常用的库是。
A.IEEE
B. STD
C.WORK
D.PACKAGE
如果a=1,b=1,则逻辑表达式(a XOR b) OR( NOT b AND a)的值是。
A.0
B.1
C.2
D.不确定
VHDL语言中变量定义的位置是;VHDL语言中信号定义的位置是。
A.实体中中任何位置
B.实体中特定位置
C.结构体中任何位置
D.结构体中特定位置