在电路设计里,若将两个或更多个集电极开路输出引脚(OpenCollectorPin)连接输出,则会怎样?
A. 产生线“与”功能,称为Wired-AND。
B. 产生线“或”功能,称为Wired-OR。
C. 电路规则检查时,将产生错误信息。
D. 可能会短路。
查看答案
下列哪种引脚称为三态引脚?
A. 被动式引脚(PassivePin)。
B. 发射极开路输出引脚(OpenEmitterPin).
C. 集电极开路输出引脚(OpenCollectorPin)。
D. 高阻抗引脚(HiZPin)。
CMOS电路或微处理器的输入引脚空接时,可能会有什么结果?
A. 视为高态。
B. 视为低态。
C. 不确定状态或高杂讯状态。
D. 没有影响。
在微处理电路、CPLD/FPGA电路等数字电路里,通常哪些网络的频率较高?
A. 输入信号。
B. 时钟脉冲。
C. 输出信号。
D. 使能信号。
AltiumDesigner的电路图编辑环境与电路图零件编辑环境,有什么相同之处?
A. 坐标原点都在左下方。
B. 按【K】键可切换格点间距,而切换的顺序为1、5、10。
C. 按【P】键两下即可放置零件。
D. 按【End】键即可重画编辑区。