题目内容

用VerilogHDL进行可综合设计可以使用初始化语句。

A. 对
B. 错

查看答案

搜索结果不匹配？点我反馈

更多问题

可以在两个或两个以上的“always”过程块中对同一个变量进行赋值，并且在综合时不会报错。

A. 对
B. 错

标识符count和COUNT表示是相同的含义。

A. 对
B. 错

相同的电路逻辑即可使用原理图方法输入，也可使用HDL语言输入。

A. 对
B. 错

always过程语句通常是有触发条件的，触发条件写在敏感信号的表达式中，当触发条件满足时，其后的begin-end块语句才能被执行。

A. 对
B. 错