A. 功能仿真 B. 时序仿真 C. 逻辑综合 D. 配置
A. 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程; B. 综合就是将电路的高级语言转化成低级的,可与FPGA / CPLD的基本结构相映射的网表文件; C. 为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束; D. 综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系是唯一的(即综合结果是唯一的)
A. Vivado B. ModelSim C. Quartus II D. Synplify
A. Create Default Symbol B. Compiler C. Simulator D. Timing Analyzer
A. 输入 B. 输出 C. 综合 D. 配置
A. 原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计; B. 原理图输入设计方法一般是一种自底向上的设计方法; C. 原理图输入设计方法无法对电路进行功能描述; D. 原理图输入设计方法也可进行层次化设计。
A. 综合 B. 编译 C. 仿真 D. 被高层次电路设计调用
A. ISE B. Vivado CCS D. Quartus
A. 资源共享 B. 流水线 C. 串行化 D. 关键路径优化