题目内容

不符合1987VHDL标准的标识符是(

A. a_1_in
B. a_in_2
C. 2_a
D. asd_1

查看答案

搜索结果不匹配？点我反馈

更多问题

不符合1987VHDL标准的标识符是( )。

A. a2b2
B. a1b1
C. ad12
D. %50

下面不属于顺序语句的是( )

A. IF语句;
B. LOOP语句;
C. PROCESS语句;
D. CASE语句。

VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,实体体描述的是( )

A. 器件外部特性;
B. 器件的内部功能;
C. 器件的综合约束;
D. 器件外部特性与内部功能。

完整的条件语句将产生____电路。