一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过( ) 可转换为4位并行数据输出。

A. 8ms
B. 4ms
C. 8µs
D. 4µs

由3级触发器构成的环形和扭环形计数器的计数模值依次为() 。

A. 8和8
B.6和3
C. 6和8
D. 3和6

组合逻辑电路任何时刻的输出信号，与该时刻的输入信号；与电路原来所处的状态 ；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号；与信号作用前电路原来所处的状态 。

构成一异步进制2的n次方加法计数器需要___个触发器，一般将每个触发器接成型触发器。______相连，高位触发器的 CP 端与________相连。

时序逻辑电路通常由() 和()构成。

时序逻辑电路的逻辑功能通常可用()、 () 、 () 、 () 和 () 等方式描述。

计数器种类繁多，若按计数脉冲的输入方式不同，可分为（）和（）两大类。

一个十进制加法计数器需要由（ ）个J-K触发器组成。

寄存器可暂存各种数据和信息，从功能分类，通常将寄存器分为（）和（）。

数码输入寄存器的方式有（）和（）；从寄存器输出数码的方式有（）和（）。