优先级最高的输入端是：

A. Rd'
B. CLK
C. D
D. Sd'

关于电路的设计，以下说法正确的是：

A. 置位端和复位端要同时置为高电平
B. 两个D触发器的时序脉冲CLK输入端应连在一起
C. D触发器Q'接给D使其满足了计数功能
D. 实现加法计数，高位要在低位的下降沿进行计数

根据异步四进制加法计数器的实验结果，说明Q1、Q0、CP0三者之间的频率关系：

A. Q1是CP0的四分频
B. Q0是CP0的四分频
C. Q1是Q0的二分频
D. Q0是CP0的二分频

根据实验数据，选择R'和S'的对应工作状态