超星 - 第十六周作业

单选题

在EDA中，IP的中文含义是（）。

A. 网络供应商
B. 在系统编程
C. 没有特定意义
D. 知识产权核

查看答案

单选题

Verilog文本编辑中编译时出现如下的报错信息Error: syntax error: signal declaration must have ‘；’，but found begin instead. 其错误原因是（）。

A. 信号声明缺少分号。
B. 错将设计文件存入了根目录，并将其设定成工程。
C. 设计文件的文件名与实体名不一致。
D. 程序中缺少关键词。

查看答案

单选题

QuartusII是哪个公司的软件()。

ALTERA
B. ATMEL
C. LATTICE
D. XILINX

查看答案

单选题

下面对利用原理图输入设计方法进行数字电路系统设计的描述中，那一种说法是不正确的()。

A. 原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；
B. 原理图输入设计方法一般是一种自底向上的设计方法；
C. 原理图输入设计方法无法对电路进行功能描述；
D. 原理图输入设计方法也可进行层次化设计。

查看答案

单选题

在EDA工具中，能将HDL转换为硬件电路的重要工具软件称为()。

A. 仿真器
B. 综合器
C. 适配器
D. 下载器

查看答案

单选题

下面哪一个可以用作verilog中的合法的实体名()。

A. OR
B. VARIABLE
C. SIGNAL
D. OUT1

查看答案

单选题

在Verilog中，语句”for (i=0;i<=7;i=i+1) ”定义循环次数为()次。

A. 8
B. 7
C. 0
D. 1

查看答案

单选题

执行Quartus II的()命令，可以对设计的电路进行仿真。

A. Creat Default Symbol
B. Simulator
C. Programmer
D. http://www.doczj.com/doc/2db47400b84ae45c3a358c16.html piler

查看答案

单选题

下面哪一个是Quartus II中的波形编辑文件的后缀名()。

A. gdf
B. vwf
C. sys
D. tdf

查看答案

单选题

在Quartus II集成环境下为图形文件产生一个元件符号的主要作用是()

A. 综合
B. 编译
C. 仿真
D. 被高层次电路设计调用

查看答案

在EDA中，IP的中文含义是（）。

Verilog文本编辑中编译时出现如下的报错信息Error: syntax error: signal declaration must have ‘；’，but found begin instead. 其错误原因是（ ）。

QuartusII是哪个公司的软件()。

下面对利用原理图输入设计方法进行数字电路系统设计的描述中，那一种说法是不正确的()。

在EDA工具中，能将HDL转换为硬件电路的重要工具软件称为()。

下面哪一个可以用作verilog中的合法的实体名()。

在Verilog中，语句”for (i=0;i<=7;i=i+1) ”定义循环次数为()次。

执行Quartus II的()命令，可以对设计的电路进行仿真。

下面哪一个是Quartus II中的波形编辑文件的后缀名()。

在Quartus II集成环境下为图形文件产生一个元件符号的主要作用是()

Verilog文本编辑中编译时出现如下的报错信息Error: syntax error: signal declaration must have ‘；’，but found begin instead. 其错误原因是（）。