构成时序逻辑电路的基本单元电路是（）。

A. 与非门
B. 或非门
C. 同或门
D. 触发器

若设计0、1、2、3、4、5、6、7，这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器？

A. 2
B. 3
C. 4
D. 8

若设计构成一个模12递增计数器一共需要（）个触发器。

A. 3
B. 10
C. 2
D. 4

已知时钟脉冲频率为f，要得到频率为0.2f的矩形波，可以采用（）。

A. 555定时器
B. 五位二进制计数器
C. 五进制计数器
D. 五位扭环形计数器

寻址容量为16k×8的RAM需要（）根地址线。

A. 4
B. 8
C. 14
D. 16

要构成容量为4k×8的RAM，需要（）片容量为256×4的RAM。

A. 2
B. 4
C. 8
D. 32

把一个5进制计数器和一个4进制计数器串联可得到（）进制计数器。

A. 9
B. 1
C. 5
D. 20

下面关于顺序脉冲发生器的说法错误的是（）。

A. 顺序脉冲发生器的基本功能是产生精准的顺序脉冲
B. 计数型顺序脉冲发生器和移位型顺序脉冲发生器都是按自然态序进行计数的
C. 计数型顺序脉冲发生器是由二进制计数器和译码器组成的
D. 移位型顺序脉冲发生器是由移位寄存器型计数器和译码器组成的

组合逻辑电路任何时刻的输出信号，与该时刻的输入信号（），与电路原来所处的状态（）；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号（），与信号作用前电路原来所处的状态（）。（选填：有关/无关）

一个4位移位寄存器，经过（）个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经（）个时钟脉冲CP后，可串行输出4位数码。