用Verilog HDL设计用时钟clk的下降沿触发的同步计数器时，在always语句的敏感参数表中，必须包含有( )参数。
A. clk
B. posedge clk
C. negedge clk
D. negedge clk
查看答案
石英晶体多谐振荡器的主要优点是( )。
A. 电路简单
B. 频率稳定度高
C. 振荡频率高
D. 振荡频率低
下列荷载属于可变作用荷载的有（）。
A. 地震作用
B. 静水压力
C. 动水压力
D. 温度荷载
E. 校核洪水位时的静水压力
能把缓变输入信号转换成矩形波的电路是( )。
A. 单稳态触发器
B. 多谐振荡器
C. 施密特触发器
D. 边沿触发器
南京分公司就地分摊预缴的企业所得税款为（）万元。
A. 125．000
B. 162．000
C. 175．000
D. 195．625
微信支付 
支付宝支付