题目内容

在Verilog HDL中，用语句（）表示clock的下降沿。

A. posedge clock
B. negedge clock
C. clock==1’b0
D. clock==1’b1

查看答案

搜索结果不匹配？点我反馈

更多问题

QuartusII中编译Verilog源程序时要求（）。

A. 文件名和实体可不同名
B. 文件名和实体名无关
C. 文件名和实体名要相同
D. 不确定

Verilog语言对大小写是（）。

A. 敏感的
B. 只能用小写
C. 只能用大写
D. 不敏感

在Verilog语言中，标识符描述正确的是（）。

A. 必须以英文字母或下划线开头
B. 可以使用汉字开头
C. 可以使用数字开头
D. 任何字符都可以

符合Verilog标准的标识符是（）。

A_2
B. A+2
C. 2A
D. 22