题目内容

Verilog HDL 支持条件运算符。（）

A. 对
B. 错

查看答案

搜索结果不匹配？点我反馈

更多问题

不考虑信号时延等因素的仿真称为功能仿真。（）

A. 对
B. 错

HDL 是一种用文本形式来描述和设计电路的语言。（）

A. 对
B. 错

Altera 的 FPGA 器件主要由两类配置方式：主动配置方式和被动配置方式。（）

A. 对
B. 错

CAD 是 Computer Aided Design（计算机辅助设计）的缩写。（）

A. 对
B. 错