在VHDL语言中，下列对时钟边沿检测描述中，错误的是（）
A. if clk’event and clk = ‘1’ then
B. if falling_edge(clk) then
C. if clk’event and clk = ‘0’ then
D. if clk’stable and not clk = ‘1’ then
VHDL属性（Attribute）是指实体、结构体、类型及信号的一些表现特征。以下属于VHDL属性的是（）
A. 数值类属性
B. 函数类属性
C. 信号类属性
D. 过程类属性
并置运算符“&”用于位连接，表示将操作数或数组合并起来形成新的数组，同时实现“与”运算。
A. 对
B. 错
1.This conversation takes place in the classroom.
A. 对
B. 错
微信支付 
支付宝支付