题目内容

在Verilog HDL中，假设时钟信号是Clock，描述该时钟上升沿的正确方式是（）。

A. posedge Clock
B. negedge Clock
C. posedge clock
D. negedge clock

查看答案

搜索结果不匹配？点我反馈

更多问题

在Verilog HDL中，非阻塞赋值的运算符是（）。

A. =
B. :=
C. <=
D. ==

阅读如下Verilog HDL代码，请问有关描述错误的是（）。module flipflop (D, Clock, Resetn, Q);input D, Clock, Resetn;output reg Q;always @(negedge Resetn, negedge Clock)if (!Resetn)Q <= 0;elseQ <= D;endmodule

A. 描述了一个D触发器
B. 该器件采用同步清零方式
C. 该器件采用异步清零方式
D. 该器件采用下降沿触发

阅读如下Verilog HDL代码，请问功能描述正确的是（）。module seq_device (R, Clock, L, E, up_down, Q);parameter n = 8;input [n-1:0] R;input Clock, L, E, up_down;output reg [n-1:0] Q;always @(posedge Clock)if (L)Q <= R;else if (E)Q <= Q + (up_down ? 1 : -1);endmodule

A. 移位寄存器
B. 递增计数器
C. 递减计数器
D. 可逆计数器

关于输卵管壶腹部妊娠，其最常见的结局：()

A. 输卵管妊娠流产
B. 输卵管妊娠破裂
C. 胚胎可发痛至3个月以上
D. 易继发盆腔感染
E. 最易继发腹腔妊娠