题目内容

当现态Q = 0时,具备时钟条件后 JK 触发器的次态为( )。

A. Q * = J
B. Q * = K
C. Q * = 0
D. Q * = 1

查看答案

搜索结果不匹配？点我反馈

更多问题

4个变量可以构成( )个最大项。

A. 4
B. 8
C. 16

计数器可以由下列电路构成的有( )。

A. 触发器和比较器
B. 门电路和触发器
C. 加法器和选择器
D. 比较器和选择器

AB+A 在四变量卡诺图中有( )个小格是“1”。

A. 13
B. 8
C. 6
D. 5

TTL 集成电路 74LS138 是3 / 8线译码器,译码器为输出低电平有效,若输入为 A 2 A 1 A 0 =101 时,输出为( )。

A. 00100000
B. 11011111
C. 11110111
D. 00000100