题目内容

综合指的是将较高级抽象层次的设计描述自动转化为较低层次描述的过程。（）

A. 对
B. 错

查看答案

搜索结果不匹配？点我反馈

更多问题

Verilog HDL 和 VHDL 目前还都不是 IEEE 标准。（）

A. 对
B. 错

把适配后生成的编程文件装入到 PLD 器件中的过程称为下载。（）

A. 对
B. 错

Verilog HDL 中 assign 为持续赋值语句。（）

A. 对
B. 错

Verilog HDL 语法要素与软件编程语言（如 C 语言）是完全相同的。（）

A. 对
B. 错