题目内容

下列关于Verilog HDL语言的描述中，不正确的选项是（）。

A. Verilog HDL可实现并行计算，C语言知识串行计算；
B. Verilog HDL语言可以描述电路结构，C语言仅仅描述算法；
C. Verilog HDL语言源于C语言，包括它的逻辑和延迟；
D. Verilog HDL可以编写测试向量进行仿真和测试。

查看答案

搜索结果不匹配？点我反馈

更多问题

A. 在过程赋值语句中表达式左边的信号一定是寄存器类型；
B. 过程块中的语句一定是可综合的；
C. 在过程块中，使用过程赋值语句给wire赋值不会产生错误；
D. 过程赋值语句以关键词assign为先导

A. 1s
B. 2s
C. 0.5s
D. 0.1s

A. 12000000
B. 24000000
C. 6000000
D. 3000000

A. reg[24:0] counter;
B. reg[23:0] counter;
C. reg[22:0] counter;
D. reg[21:0] counter;