A. 一位的异或等同一位的加法 B. 两位的异或等同于两位的加法 C. 异或门是构建全加器的主要逻辑器件 D. 异或门可以实现奇偶校验
A. 时序逻辑电路 B. 组合逻辑电路 C. 控制器 D. 寄存器
A. 增强加法器的功能 B. 简化加法器的设计 C. 提高加法器的运算速度 D. 保证加法器的可靠性