wire /reg 可以在always结构中被读取。
查看答案
Always @ ( posedge clk) beginIf(clr || out>=9) out<=0;else out<=out+1; end这个clr是异步清零。
A. 对
B. 错
always @(a,b,c)d=a&b|c;a,b,c,d必须定义为REG类型，但最后生成的是组合电路。
A. 对
B. 错
在上升沿敏感的always结构中读取非阻塞reg变量，读到的是：
A. 上升沿到来之后的数值
B. 上升沿到来之前的数值
C. 原先的状态
D. 不确定
Always @ ( posedge clk) beginIf(out<9) out<=out+1;end将完成什么功能？
A. BCD码计数
B. 0-9间循环计数
C. 加法计数到8
D. 加法计数到9
微信支付 
支付宝支付