[2013]某CPU主频为1.03GHz,采用4级指令流水线,每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令,在其执行过程中,没有发生任何流水线阻塞,此时流水线的吞吐率为__________。
A.0.25x10^9条指令/秒
B.0.97x10^9条指令/秒
C.1.0x10^9条指令/秒
D.1.03x10^9条指令/秒
查看答案
[2009]某计算机的指令流水线由4个功能段组成,指令流经各功能段的时间(忽略各功能段之 间的缓存时间)分别为90ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是_________。
A.90ns
B.80ns
C.70ns
D.60ns
[2018]若某计算机最复杂指令的执行需要完成5个子功能,分别由功能部件A~E实现,各功能部件所需时间分别为80ps、50ps、50ps、70ps和50ps,采用流水线方式执行指令,流水段寄存器延迟时间为20ps,则CPU时钟周期至少为__________。
A.60ps
B.70ps
C.80ps
D.100ps
[2016]在无转发机制的5段基本流水线中,下列指令序列存在数据冲突的指令对是___________。I1:ADD R1,R2,R3; (R2)+(R3)→R1I2:ADD R5,R2,R4; (R2)+(R4)→RSI3:ADD R4,R5,R3; (R5)+(R3)→R4I4: ADDRS,R2,R6; (R2)+(R6)→R5
A.I1和I2
B.I2和I3
C.I2和I4
D.I3和14
[2019]在采用”取指、译码/取数、执行、访存、写回”5段流水线的处理器中,执行如下指令序列,共中s0、s1、s2、s3和t2表示寄存器编号。I1:add s2,s1, s0 //R[s2] ⬅R[s1]+R[s0]I2: load s3, 0(t2) //R[s3M] ⬅[R[2]+0]I3:add s2,s2, s3 //R[s2]⬅R[s2]+R[s3]I4:store s2, 0(t2) //M[R[t2]+0]⬅R[s2]下列指令对中,不存在数据冒险的是____________。
A.I1和I3
B.I2和I3
C.I2和14
D.I3和I4