题目内容

下列关于 TLB 和 Cache 的叙述中错误的是：

A. 都由 DRAM 存储器组成。
B. 缺失处理都可以由硬件实现；
C. 缺失后都需要去访问主存；
D. 命中率与程序局部性有关；

查看答案

搜索结果不匹配？点我反馈

更多问题

下列给出的处理器类型中理想情况下 CPI 为 1 的是：I、单周期 CPU； II、多周期 CPU ；III、基本流水线 CPU； IV 超标量流水线 CPU

A. III,IV；
B. II,IV;
C. I,III;
D. I， II；

下列关于主存（MM）和控制存储器（CS）的叙述，错误的是（）

A. MM在CPU外，CS在CPU内
B. MM按地址访问，CS按内容访问
C. MM存储指令和数据，CS存储微指令
D. MM用RAM和ROM实现，CS用ROM实现

某计算机采用微程序控制器，共有32条指令，公共的取指微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法（下址字段法）确定下一条微指令地址，则微指令中下址字段的位数至少为（）

A. 5
B. 6
C. 8
D. 9

某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共33个微命令，够成5个互斥类，分别包含7，3，12，5，和6个微命令。则操作控制字段至少有（）位。

A. 5
B. 6
C. 15
D. 33