题目内容

Verilog采用四值逻辑系统，0表示低电平，1表示高电平，x表示未知状态，z表示。

查看答案

搜索结果不匹配？点我反馈

更多问题

Verilog HDL程序是由模块构成的。每个模块嵌套在和声明语句中。模块是可以进行层次嵌套的。

Verilog中任何变量都有可能有不同逻辑状态的取值，分别为:1、0、Z、。

元件例化语句的连接关系有两种，分别是和。

已知a=1’b1,b=3’b100；那么{a,b}= 。