题目内容

同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（）。

A. 没有触发器
B. 没有统一的时钟脉冲控制
C. 没有稳定状态
D. 输出只与内部状态有关

查看答案

搜索结果不匹配？点我反馈

更多问题

对经过有限个CP，可由任意一个无效状态进入有效状态的计数器是（）自启动的计数器。

A. 能
B. 不能
C. 不一定能
D. 以上都不对

下列电路不属于时序逻辑电路的是。

A. 数码寄存器
B. 编码器
C. 触发器
D. 递增计数器

要构成十进制计数器，至少需要个触发器，无效状态有个。

要构成6进制计数器，至少需要8个触发器，无效状态有2个。

A. 对
B. 错