在Pentium处理器中,()引脚可以区分是取指引起的存储器读总线周期,还是指令执行时读取操作数引起的存储器读总线周期。
ADS*
B. D/C*
C. W/R*
D. BRDY*
Pentium的基本非流水线总线周期由()个时钟周期构成。
A. 2
B. 3
C. 4
D. 5
若在一个总线周期中,CPU对READY信号进行了5次采样,那么该总线周期包含时钟周期的数目为()。
A. 5
B. 6
C. 7
D. 8
CPU访问内存时,RD*信号开始有效对应的状态是( )。
A. T1
B. T2
C. T3
D. T4