Verilog 语言规定了逻辑电路中信号的4种状态，分别是0，1，X和Z，其中0表示低电平状态，1表示高电平状态，X表示，Z表示 。