A. 地址主机部分可以全1也可以全0 B. IP地址网段部分可以全1也可以全0 C. 地址网段部分不可以全1也不可以全0 D. IP地址可以全1也可以全0
A. 8 B. 16 C. 32 D. 64
A. task B. assign C. casez D. repeat
A. ways @(a or b or c or d); B. gin C. t=(a&b&c)|(d&e); D. d E. 这种描述是错误的。 F. 该电路不可综合。 G. 该电路可以综合,但生成的不是纯组合逻辑。 H. 以上说法都不对。
A. negedge CLK B. NEGEDGE CLK C. negedge CLK or RESET D. 以上都不对
A. 1b’1 B. 1b’0 C. 4b’1011 D. 4b’0011
A. forever B. while C. repeat D. for
A. wire[7..0] DATA; B. assign y<=a&b; C. input reg d_in; D. reg [7:0] q;
A. 并列语句 B. 并列语句和顺序语句 C. 顺序语句 D. 以上都不对
A. 这种描述是错误的。 B. 该电路不可综合。 C. 该电路可以综合,但生成的不是纯组合逻辑。 D. 以上说法都不对。