假定计算机MI和M2具有相同的指令集体系结构(ISA),主频分别为1.5GHz和1.2GHz。在MI和M2上运行某基准程序P，平均CPI分别为2和1,则程序P在MI和M2上运行时间的比值是（ ）。

A. 0.4
B. 0.625
C. 1.6
D. 2.5

某计算机主存按字节编址，由4个64MX8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。若double型交量x的主存地址为804001AH.则读取x需要的存储周期数是（ ）

A. 1
B. 2
C. 3
D. 4

某C语言程序段如下: for(i=0;i<=9;i++){ temp=1: for(j=0;j<=i;j++)temp*=a[j]; sum + = temp;} 下列关于数组a的访问局部性的描述中，正确的是（ ）

A. 时间局部性和空间局部性皆有
B. 无时间局部性，有空间局部性
C. 有时间局部性，无空间局部性
D. 时间局部性和空间局部性皆无

某计算机按字节编址。指令字长固定且只有两种指令格式，其中三地址指令29条，二地场指令107条，每个地址字段为6位，则指令字长至少应该是（ ）

A. 24位
B. 26位
C. 28位
D. 32位

下列关于超标量流水线特性的叙述中，正确的是（ ） Ⅰ能缩短流水线功能段的处理时间 II.能在一个时钟周期内同时发射多条指令 Ⅲ..能结合动态调度技术提高指令执行并行性

A. 仅Ⅱ
B. 仅Ⅰ、Ⅲ
C. 仅Ⅱ、Ⅲ
D. I、II和Ⅲ

下列关于多总线结构的叙述中，错误的是（ ）

A. 靠近CPU的总线速度较快
B. 存储器总线可支持突发传送方式
C. 总线之间须通过桥接器相连
D. PCI-Expess X I6采用并行传输方式

I/O指令实现的数据传送通常发生在（ ）

A. I/O交备和I/O端口之间
B. 通用寄存器和I/O设备之间
C. I/O端口和I/O端口之间
D. 通用寄存器和I/O端口之间

下到关于多重中断系统的叙述中，错误的是（ ）

A. 在一条指令执行结束时响应中断
B. 中断处理期间CPU处于关中断状态
C. 中断请求的产生与当前指令的执行无关
D. CPU通过采样中断请求信号检测中断请求

采用指令Cache与数据Cache分离的主要目的是

A. 低Cache的缺失损失
B. 提高Cache的命中率
C. 降低CPU平均访存时间
D. 减少指令流水线资源冲突

某32位计算机，CPU主频为800MHz, Cache 命中时的CPI为4, Cache 块大小为32字节；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40 ns;存储器总线宽度为32位，总线时钟频率为200 MHz,支持突发传送总线事务。每次读突发传送总线事务的过程包括: 送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。(1) CPU和总线的时钟周期各为多少?总线的带宽(即最大数据传输率)为名少?(2) Cache 缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取?(3)存储器总线完成一次读突发传送总线事务所需的时间是多少?(4)若程序BP执行过程中，共执行了100条指令，平均每条指令需进行1.2 次访存，Cache缺失率为5%，不考虑替换等开销，则BP的CPU执行时间是多少?