题目内容

某32位计算机，CPU主频为800MHz, Cache 命中时的CPI为4, Cache 块大小为32字节；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40 ns;存储器总线宽度为32位，总线时钟频率为200 MHz,支持突发传送总线事务。每次读突发传送总线事务的过程包括: 送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。(1) CPU和总线的时钟周期各为多少?总线的带宽(即最大数据传输率)为名少?(2) Cache 缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取?(3)存储器总线完成一次读突发传送总线事务所需的时间是多少?(4)若程序BP执行过程中，共执行了100条指令，平均每条指令需进行1.2 次访存，Cache缺失率为5%，不考虑替换等开销，则BP的CPU执行时间是多少?

查看答案

搜索结果不匹配？点我反馈

更多问题

假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用回写（Write Back）方式，则能存放4K字数据的Cache的总容量的位数至少是（）。

A. 146K
B. 147K
C. 148K
D. 158K

假定编评器将赋值语句"x=x+3；“专换为指令"add xaddr,3",其中，xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储理方式，并配有相应的TLB.且Cache使用直写(WriteThrough)方式，则完成该指令功能需要访问主存的次至少是（）。

A. 0
B. 1
C. 2
D. 3

下列存储器中，在工作明间需要期性刷新的是（）。

A. SRAM
B. SDRAM
C. ROM
D. FLASH

下列有关总线定时的叙述中，错误的是（）。

A. 异步通信方式中，全互锁协议的速度最慢
B. 异步通信方式中，非互锁协议的可靠性最差
C. 同步通信方式中，同步时钟信号可由各设备提供
D. 半同步通信方式中，握手信号的采样由同步时钟控制