用Verilog HDL描述的电路设计称为，即该电路的Verilog HDL模型。
查看答案
Verilog 语言规定了逻辑电路中信号的4种状态，分别是0，1，X和Z，其中0表示低电平状态，1表示高电平状态，X表示，Z表示 。
连续赋值语句用于给wire型变量赋值，wire型变量如果不赋值，默认值为z。
A. 对
B. 错
将信号进行N分频时（N为奇数），上升沿进行奇分频，下降沿也进行奇分频，最后将两个信号相或得到分频信号。
A. 对
B. 错
对信号进行N分频（N为偶数时），输出信号在N/2时进行翻转。
A. 对
B. 错
微信支付 
支付宝支付