题目内容

Verilog程序一行可以写几个语句，一个语句也可以分多行写。（）

A. 对
B. 错

查看答案

搜索结果不匹配？点我反馈

更多问题

组合逻辑中不能用锁存器，时序逻辑中可以用锁存器()。

A. 对
B. 错

代码中两个常数乘法运算可以直接使用*进行()。

A. 对
B. 错

包括参量(parameter)名，文本宏等常量可以用小写字母表示()。

A. 对
B. 错

在Verilog HDL中，非阻塞赋值语句是始终有效的，即只要等号右边的值一旦发生变化，则等号左边的变量就会发生相应的变化()。

A. 对
B. 错