题目内容

对于时序电路，事件通常是由时钟边沿触发的，为表达边沿这个概念，Verilog提供了和关键字来描述。

查看答案

搜索结果不匹配？点我反馈

更多问题

块语句是由块标志符或界定的一组语句，当块语句只包含一条语句时，块标志符可以缺省

（Finite-State Machine，FSM），又成为有限状态自动机，简称状态机，是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。

是由寄存器组和组合逻辑构成的硬件时序电路

Verilog中的标识符可以是任意一组字母、数字以及符号“”和“_”（下划线）的组合，但标识符的第一个字符必须是字母或者下划线。