题目内容

用assign描述的语句我们一般称之为组合逻辑，并且它们是属于语句，即于语句的书写次序。而用always描述的语句我们一般称之为组合逻辑或时序逻辑，并且它们是属于串行语句，即于语句的书写有关。

查看答案

搜索结果不匹配？点我反馈

更多问题

Verilog中阻塞赋值的赋值运算符为。

Verilog中1位逻辑变量的取值有0,1,和。

FPGA的中文名称是：。

下面程序是用任务描述一个算术逻辑单元，当code等于2’b11的时候，需要调用任务进行加法运算。请将程序补充完整。module alutask(code,a,b,c);input [1:0] code;input [3:0] a,b;output reg [4:0] c;task my_add;input [3:0] a,b;output [4:0] out;out=a+b;(1)always @(code or a or b)begin(2)2’b00:c=a&b;2’b01:c=a|b;2’b10:c=a-b;2’b11:(3)endcaseendendmodule