主存储器和CPU之间增加高速缓冲存储器的目的是( )。
A. 解决CPU与主存之间的速度匹配问题
B. 扩大主存储器的容量
C. 扩大CPU中通用寄存器的数量
D. 既扩大主存容量又扩大CPU通用寄存器数量
存储周期是指( )。
A. 存储器的读出周期
B. 存储器的写入周期
C. 存储器进行连续两次启动该存储器所需的最短时间间隔
D. 存储器进行写操作所允许的最短时间间隔
高速缓冲存储器是介于CPU和主存之间的( ),是为了解决( )而设置的,它利用了( )。
A. 大容量存储器、CPU与主存之间速度匹配问题、程序的局部性原理
B. 小容量存储器、CPU与主存之间速度匹配问题、程序的局部性原理。
C. 小容量存储器、主存容量不够的问题、程序的局部性原理。
D. 小容量存储器、CPU与主存之间速度匹配问题、程序的正确性
若地址输入线n =4 ,经地址译码器译码,可译出( )个状态、分别对应几个字地址()。
A. 16、15
B. 16、16
C. 14、15
D. 16、17