题目内容

设计一个实现两个16位二进制数的加法运算器，要求在考虑运算速度的同时兼顾电路逻辑结构的复杂程度。请描述设计思路。

查看答案

搜索结果不匹配？点我反馈

更多问题

分析以下程序，当sel=11时，y的值为（）。case (sel)2'b00:y = a;2'b01:y = b;2'bx0:y = c;2'b1x:y = d;2'bz0:y = e;2'b1?:y = f;default : y = g;endcase

A. a
B. d
C. f
D. g

查看答案

1位静态的共阴极数码管上要显示数字8，需要输入的八位二进制数是。

A. 01111111
B. 10000000
C. 00111111
D. 11111111

查看答案

下列模块的例化正确的是（）。

A. Mydesign design(sin(sin),sout(sout));
B. Mydesign design(.sin(sin),.sout(sout));
C. Mydesign design(.sin(sin),.sout(sout););
D. Mydesign design(.sin(sin);.sout(sout));

查看答案

下列关于Verilog HDL语言中模块的例化说法错误的是（）。

A. 在引用模块时，有些信号要被输入到引用模块中，有些信号要从引用模块中输出
B. 在引用模块时，必须严格按照模块定义的端口顺序来连接
C. 在引用模块时，可以用“.”符号，表明原模块是定义时规定的端口名，用端口名和被引用模块的端口相对应，提高程序的可读性和可移植性。
D. 在语句“Mydesign design(.port1(port1),.port2(port2));”中，被引用的模块为Mydesign模块

查看答案

设计一个实现两个16位二进制数的加法运算器，要求在考虑运算速度的同时兼顾电路逻辑结构的复杂程度。请描述设计思路。

分析以下程序，当sel=11时，y的值为（）。case (sel)2'b00:y = a;2'b01:y = b;2'bx0:y = c;2'b1x:y = d;2'bz0:y = e;2'b1?:y = f;default : y = g;endcase

1位静态的共阴极数码管上要显示数字8，需要输入的八位二进制数是 。

下列模块的例化正确的是（）。

下列关于Verilog HDL语言中模块的例化说法错误的是（）。

1位静态的共阴极数码管上要显示数字8，需要输入的八位二进制数是。