题目内容

#define 是verilog的编译指令

A. 对
B. 错

查看答案

搜索结果不匹配？点我反馈

更多问题

5'H0FFF 与5'H1F 相等

A. 对
B. 错

3'b1001_0011与3'b011 不等

A. 对
B. 错

下列语句正确否？wire a,b,c,d;assign d=a&b;assign d=a|c;

A. 对
B. 错

module test(input a,b,c,output wand d);assign d=a&b;assign d=a|c;endmodule没有语法错误。

A. 对
B. 错