题目内容

奇分频得到的信号，占空比为（）？

A. 40%
B. 50%
C. 100%

查看答案

搜索结果不匹配？点我反馈

更多问题

一个电路的Verilog HDL模块的定义是以关键字开始，以关键字结束。

一个电路的Verilog HDL模块声明包括和。

除了endmodule语句外，每个语句的最后必须有结束符。

用Verilog HDL描述的电路设计称为，即该电路的Verilog HDL模型。