verilog 的基本结构是：
A. 函数
B. 子程序
C. 模块
D. 实体
output [3:0] Tx ,定义Tx是一个4位的变量，若将其第2位置1，则代码为
A. assign Tx=1<<2;
B. assign Tx[2]=1;
C. assign Tx|=1<<2;
D. assign Tx=2;
下列关于verilog 语句正确的是
A. module x(a,b,c,d)input a,b;output c,d;assign c=a&b;assign d=a|b;endmodule
B. module x(a,b,c,d){input a,b;output c,d;assign c=a&b;assign d=a|b;}
C. module x(a,b,c,d);input a,b;output c,d;assign c=a&b;assign d=a|b;endmodule
D. module x(a,b,c,d);input a,b;output c,d;c=a&b;d=a|b;endmodule
下列VERILOG 语句无误的是：
A. module x(input a,b,output c,d);assign c=a&b;assign d=a|b;endmodule
B. module x(input a,input b,output c,output d);assign c=a&b;assign d=a|b;endmodule
C. module x(a,b,c,d);input a,b;output c,d;assign c=d;assign a=b;endmodule
D. module x(a,b,c,d);input a,b;output c,d;assign c=a&b; assign d=a|b;endmodule
微信支付 
支付宝支付