超星 - always语句 - 查题吧

单选题

always语句本身属于执行特征语句。

A. 顺序
B. 并行
C. 顺序或并行
D. 不一定

单选题

写出下面程序中变量x、cnt的数据类型分别为：assgin x=y;always@(posegde clk)begincnt=m+1;end由以上程序段，可知变量x 数据类型为，cnt数据类型为。

A. wire x;wire cnt;
B. reg x;reg cnt;
C. wire x;reg cnt;
D. reg x;wire cnt;

单选题

下列语句中不能在过程中的使用的语句是：________。

A. if-else
B. assign
C. begin-end
D. while

单选题

不完整的if语句，其综合结果可以实现：________。

A. 时序逻辑电路
B. 条件相或得组合逻辑电路
C. 双向控制电路
D. 三态控制电路

单选题

在verilogHDL的always块本身是（）语句。

A. 顺序
B. 并行
C. 顺序或并行
D. 不一定

单选题

关于如下描述，正确的说法是。（）always @(a or b or c or d)beginout=(a&b&c)|(d&e);end

A. 这种描述是错误的。
B. 该电路不可综合。
C. 该电路可以综合，但生成的不是纯组合逻辑。
D. 以上说法都不对。

单选题

Verilog有4种循环语句，不可综合的循环语句是：

A. for
B. while
C. repeat
D. forever

多选题

always语句中的敏感信号列表，表述正确的有：

A. 用or连接所有敏感信号
B. 用逗号区分所有敏感信号
C. 省略形式 always @*
D. 省略形式 always @（*）

判断题

设计模块中的任何顺序语句都必须放在过程语句结构中。

A. 对
B. 错

1