写出下面程序中变量x、cnt的数据类型分别为：assgin x=y;always@(posegde clk)begincnt=m+1;end由以上程序段，可知变量x 数据类型为 ，cnt数据类型为 。
A. wire x;wire cnt;
B. reg x;reg cnt;
C. wire x;reg cnt;
D. reg x;wire cnt;
下列语句中不能在过程中的使用的语句是：________。
A. if-else
B. assign
C. begin-end
D. while
不完整的if语句，其综合结果可以实现：________。
A. 时序逻辑电路
B. 条件相或得组合逻辑电路
C. 双向控制电路
D. 三态控制电路
在verilogHDL的always块本身是（ ）语句。
A. 顺序
B. 并行
C. 顺序或并行
D. 不一定
微信支付 
支付宝支付