input a,b,c,d;assign high = {a,b,c,d};你觉得high是多少位最合适
我们这门课使用的HDL语言是
AHDL
B. VHDL
C. VERILOG
D. ABEL
verilog 的基本结构是:
A. 函数
B. 子程序
C. 模块
D. 实体
output [3:0] Tx ,定义Tx是一个4位的变量,若将其第2位置1,则代码为
A. assign Tx=1<<2;
B. assign Tx[2]=1;
C. assign Tx|=1<<2;
D. assign Tx=2;